情報処理安全確保支援士試験の公開問題
2015 秋 午前I 問07
このページはIPA Advancedが運営する非公式の学習用ページです。IPAとの提携・公認を示すものではありません。
問題文
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240 MHz，シリアル通信（SIO）に115 kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。 ［ブロック図は，添付の公式問題ページの問7を参照。］
選択肢
- ア: 1/2⁴
- イ: 1/2⁶
- ウ: 1/2⁸
- エ: 1/2¹⁰
解説の要点
添付の公式解答PDFの問7には「エ」と記載されている。添付のブロック図では，PLL1の出力がPLL2と分周器へ分岐しているので，分周器の入力は15 MHz×8＝120 MHzです。CPUには，さらにPLL2で2逓倍した240 MHzが供給される。SIOの許容周波数は115 kHz×0.95～115 kHz×1.05，すなわち109.25～120.75 kHzです。120 MHzを2¹⁰で割った117.1875 kHzはこの範囲に収まる。
ブロック図の接続と倍率の表記を読み取り、各経路の周波数計算と誤差の確認をどう進めるか調べよう。
関連する問題一覧
公式出典
訂正・編集方針
解説にはAIによる補助生成を含む場合があります。公式の問題冊子・解答例・採点講評を優先し、誤りは確認後に訂正します。