情報処理安全確保支援士試験の公開問題
2018 春 午前I 問07
このページはIPA Advancedが運営する非公式の学習用ページです。IPAとの提携・公認を示すものではありません。
問題文
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15 MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240 MHz，シリアル通信（SIO）に115 kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。 ブロック図は添付の公式問題冊子 question-5.png の問7を参照。
選択肢
- ア: 1/2⁴
- イ: 1/2⁶
- ウ: 1/2⁸
- エ: 1/2¹⁰
解説の要点
添付の公式解答PDFの問7の正解は「エ」。図ではPLL1の出力からPLL2と分周器へ分岐しているため，分周器の入力周波数は15 MHz×8＝120 MHzです。PLL2の出力であるCPU用の240 MHzを使わない点が判断の要点となる。SIOの許容周波数は115 kHz×0.95＝109.25 kHzから115 kHz×1.05＝120.75 kHzまで。120 MHzを2¹⁰で分周した117.1875 kHzがこの範囲に収まる。
PLLや分周器の数値表記を資料で調べ、クロックの経路に沿って周波数を確認する手順を整理できますか。
関連する問題一覧
公式出典
訂正・編集方針
解説にはAIによる補助生成を含む場合があります。公式の問題冊子・解答例・採点講評を優先し、誤りは確認後に訂正します。